，本设计采用2片AT89C52单片机构成主从式的控制系统。红外遥控部分采用遥控车模专用编、解码芯片TX-2/RX-2，提高控制的可靠性。采用红外传感器进行里程检测；超声波传感器进行障碍识别；感光电阻辅以步进电机控制的转动机构进行光源方向的检测，并能用软件控制小车行驶到光源附近。采用步进电机对小车的转向进行精确的控制。此外，采用四位LED数码管和若干LED发光二极管显示时间、行进的里程以及小车的各种状态；采用AT24C08串行EEPROM记录小车的行驶轨迹，并能按照所记录的轨迹自动行驶。 本次设计基于完备的软硬件系统，很好的实现了小车语音遥控、任意曲线行驶、路线记录与重放、自动查找光源、自动避障，里程统计并发出指示信息等功能。
上传时间： 2017-05-11
上传用户：CSUSheep
音频编解码芯片 LM4930的测试程序，此测试程序适合为I2C控制总线，SPI数据线的音频编解码芯片的测试。
上传时间： 2013-12-29
上传用户：a673761058
CCS中通过DM642对AIC23B音频编解码芯片的配置,采用AIC23B主模式,IIC数据传输方式
上传时间： 2013-12-22
上传用户：lili123
CCS中通过DM642对AIC23B音频编解码芯片的配置,采用AIC23B主模式,IIC数据传输方式
上传时间： 2014-01-18
上传用户：evil
PHILIPS生产的支持IIS总线数据格式的音频编解码芯片UDA1341TS的详细说明文挡，非常有用！
上传时间： 2016-05-03
上传用户：851197153
USB音频方案,USB声卡方案1. 描述ATE1133是一颗包含音频编解码器、HIFI级单麦克风输入和立体声耳机输出解决方案。内部集成多个模块，包括高速&全速USB Host/Device收发器(PHY)，ARM??Cortex?-M4?32-bit?MCU内核主频96MHZ，16bit ADC采样率：48、96KHZ、16bit DAC采样率：48、96KHZ，支持标准安卓耳机线控按键控制，支持美标CTIA带耳机插拔检测。它非常适用于USB C型桌面拓展坞、数据音频HUB、视频会议、Type-c耳机、C型音频转接头、USB话务耳机、USB车载AUX音频线等应用。此外还支持上位机Windows PC端软件界面在线调试仿真和更新片内flash闪存。2.特点·符合USB 2.0全速运行·符合USB AUDIO & HID设备类规范·支持Headset模式·支持Microphone模式·支持Speaker模式·支持硬件设置三种模式切换·支持左右声道平衡·麦克风Audio-ADC参数： 采样率：48、96KHZ 位宽：16Bit THD+N=0.005% SNR≥98 Bias电压：3V·立体声耳机输出Audio-DAC参数： 采样率：48、96KHZ 位宽：16Bit THD+N=0.003%(RL=32Ω) RL输出摆幅=1.6V 直驱16/32Ω耳机，最大功率35mW·内置低功耗ARM核心，全速运行功耗=3.3V@18ma，功耗0.06mW·支持线控耳机模式：上一曲、下一曲、播放/暂停、点按音量加减、长按音量连续加减·芯片单电源供电：3.3~5V-MAX·32针脚QFN32 4X4 封装
上传时间： 2022-03-22
上传用户：shjgzh
GSM音频编解码程序
上传时间： 2013-05-16
上传用户：小眼睛LSL
近年来，随着多媒体技术的迅猛发展，电子、计算机、通讯和娱乐之间的相互融合、渗透越来越多，而数字音频技术则是应用最为广泛的技术之一。MP3(MPEG-1 Audio LayerⅢ)编解码算法作为数字音频的解决方案，在便携式多媒体产品中得到了广泛流行。 在已有的便携式MP3系统实现方案中，低速处理器与专用硬件结合的SOC设计方案结合了硬件实现方式和软件实现方式的优点，具有成本低、升级容易、功能丰富等特点。IMDCT(反向改进离散余弦变换)是编解码算法中一个运算量大调用频率高的运算步骤，因此适于硬件实现，以降低处理器的开销和功耗，来提高整个系统的性能。 本文首先阐述了MP3音频编解码标准和流程，以及IMDCT常用的各种实现算法。在此基础上选择了适于硬件实现的递归循环实现方法，并在已有算法的基础上进行了改进，减小了所需硬件资源需求并保持了运算速度。接着提出了模块总体设计方案，结合算法进行了实现结构的优化，并在EDA环境下具体实现，用硬件描述语言设计、综合、仿真，且下载到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在减小硬件资源的同时快速地实现了IMDCT，经验证功能正确。
上传时间： 2013-05-31
上传用户：Minly
近年来,随着微电子技术的高速发展,数字图像压缩编码技术的逐渐成熟,实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用,图像压缩/解压的IC芯片也已成为多媒体技术的核心,实现这些算法芯片的研究成为信息产业的新热点.该文基于FPGA设计了JPEG图像压缩编解码芯片,通过改进算法优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性.在JPEG编码器设计中,改进了JEONG的DCT变换算法,采用流水线优化算法解决时间并行性问题,提高了DCT/IDCT模块的运算速度;设计了基于查找表结构的定点乘法器,便于在设计中共享乘法单元,以适应流水线设计的要求;依据Huffman编码表的规律性,采用并行查找表结构,用较少的存储单元完成Huffman编解码的运算,同时也提高了编解码速度.在JPEG解码器设计中,根据Huffman码字本身的特点和JPEG标准,设计了一种Huffman码字分组结构,基于该结构提出分组Huffman查找表及地址编码的设计方法,进而完成了新的快速Huffman解码算法及其模块设计.整个设计及其各个模块都在ALTERA公司的EDA工具QUARTUSII平台上进行了逻辑综合及功能和时序仿真.综合和仿真结果表明,基于FPGA的JPEG图像编解码芯片消耗很少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利用率方面均达到了较优的状态,可满足实时JPEG图像编解码的要求.在逻辑设计的基础上,该设计可以进一步作硬件仿真和实验,将源代码烧录进FPGA芯片,作为独立器件或有自主知识产权的JPEG IP模块,应用于可视电话、手机和会议电视等低成本JPEG编解码系统的实现.
上传时间： 2013-05-31
上传用户：yuying4000
MPEG-4是目前非常流行的视频压缩标准,基于MPEG-4的视频处理系统有两种体系结构:可编程结构和专用结构.可编程结构灵活,适用范围广,易于升级,但电路复杂,电路功耗大.专用视频编解码器结构硬件开销小,处理速度高.该文主要研究专用的MPEG-4视频编解码芯片设计方法.目前市场上MPEG-4视频编解码芯片主要是Simple Profile级别的,而我们设计的芯片要实现Advanced Simple Profile级别.该文采用了一种基于大规模FPGA的软硬件相结的芯片设计方案,我们设计了基于FPGA的MPEG-4芯片设计开发平台,完成算法的硬件仿真与测试.论文围绕基于FPGA的MPEG-4芯片开发系统设计,分为两个部分.第一部分介绍了目前国内外实现MPEG-4视频处理系统的主要方法和应用,概述了国际上MPEG-4视频编解码芯片设计的一般方法及其发展趋势,详细描述了我们的基于FPGA的MPEG-4编解码芯片开发系统的结构.第二部分重点讲述了基于FPGA的MPEG-4芯片开发系统各个电路模块的设计,包括电源模块、FPGA配置模块、时钟生成模块、视频输入/输出模块、RS232串口模块、以太网接口模块、USB接口模块等.同时也介绍了I
上传时间： 2013-06-15
上传用户：it男一枚
